超大规模硬件仿真器

1、ASIC有效门：≥3亿门，且未来可扩展。 2、编译效率：≥10MG/小时 3、资源平均有效利用率： ≥70% 4、仿真速度：≥ MHz量级 5、支持多用户远程同时使用。 6、支持使用高级验证语言SystemC和SystemVerilog的testbench。 7、支持对设计进行功耗分析计算和功耗优化流程。

主要用于以下用途： 1、仿真加速：在芯片流片前，通过硬件仿真快速地找到设计问题，及早地在代码级修正设计错误，加速验证效率；　2、系统级SOC验证环境搭建：模拟实物芯片的验证环境来检验芯片设计本身的功能是否正确；３、芯片设计阶段获取准确度很高的性能、功耗数据等。

电子信息

客户提前10天申请，商榷检定日期，检定人员到现场检定，待检定合格后方可使用。